Samsung giới thiệu chip DRAM DDR3 mới cho thiết bị di động

Các mô-đun bộ nhớ DDR3 20nm mới của Samsung có thể tiết kiệm đến 25% mức điện năng so với các mô-đun được sản xuất theo công nghệ quy trình 25nm trước đây, là một giải pháp tiết kiệm pin hiệu quả cho các thiết bị di động tương lai.

Hôm đầu tuần này, Samsung đã công bố rằng hãng vừa thực hiện một bước đột phá trong quá trình phát triển loại bộ nhớ DRAM nhỏ hơn, hiệu quả hơn và cũng là loại DRAM DDR3 4-gigabit có kích thước 20nm đầu tiên của họ. Giống như trong tất cả các công nghệ bán dẫn, transistor càng nhỏ càng có nhiều công suất hơn trong cùng một dạng thức. Hệ mạch càng nhỏ càng ít tốn kém để sản xuất các loại chip có cùng công suất hay thậm chí có công suất lớn hơn. Loại bộ nhớ DDR3 này sẽ được dùng trong máy tính để bàn, máy tính xách tay, máy tính xách tay siêu mỏng gọn và máy tính bảng mà Samsung cho biết sẽ tiết kiệm được điện năng đáng kể và dĩ nhiên sẽ tiết kiệm chi phí nữa.

Loại DRAM 20nm mới của Samsung.

Theo Samsung, dù không thể phát biểu trên danh nghĩa các hãng sản xuất thiết bị nhưng Samsung tin rằng do tổng chi phí sở hữu thấp hơn đáng kể, khách hàng sẽ là người hưởng lợi. Hãng công nghệ Hàn Quốc này hiện đã cung cấp các loại chip DDR3 mới này cho vài hãng sản xuất và hy vọng các thiết bị điện toán trang bị loại chip này sẽ có mặt vào cuối năm nay.

Trong 5 năm qua, Samsung đã cho giảm kích thước của các loại transistor DRAM của hãng từ 50nm (trong năm 2009) xuống 30nm (năm 2010) và 25nm (năm 2011) cho đến công nghệ quy trình 20nm hiện giờ. Trong khi bộ nhớ flash NAND đang dẫn đầu trong cuộc đua nhằm đạt quy trình nanometer một con số và đã có lúc đạt mức 19nm, hệ mạch DRAM quả vẫn rất khó để giảm kích thước.

Các loại bộ nhớ flash NAND với kích thước khác nhau.

Trong bộ nhớ DRAM, mỗi ngăn gồm có một tụ điện để giữ điện tích và một transistor được kết nối với nhau, trong khi trong bộ nhớ flash NAND mỗi ngăn chỉ có một transistor mà thôi. Nên công nghệ DRAM đòi hỏi phải giảm kích thước của cả transistor lẫn tụ điện.

Samsung cho biết, hãng đã có thể cải tiến thiết kế DRAM và các công nghệ sản xuất của họ và đã đạt được một phương pháp bố cục đôi và lắng tầng nguyên tử cải tiến. Trong hệ vi mạch như các loại bộ nhớ flash DRAM hay NAND, cần phải có các loại cấu trúc nano tuần hoàn dày đặc. Phương pháp lắng tầng nguyên tử ALD (atomic layer deposition) là một kỹ thuật dùng để lắng những cấu trúc nano bằng cách dùng các lớp phim mỏng đồng dạng chính xác. Bố cục đôi (double patterning) đơn giản chỉ là một phương pháp nhân đôi con số các tính năng.

Samsung cho rằng, công nghệ bố cục đôi cải tiến của hãng là một mốc lịch sử. Bằng cách cho phép sản xuất loại bộ nhớ DDR3 theo quy trình 20nm với trang thiết bị in thạch bản hiện giờ, Samsung đã xây dựng được một công nghệ lõi mới cho việc sản xuất DRAM loại 10nm thế hệ kế tiếp. Samsung cũng đã chế tạo thành công các tầng tụ điện ngăn điện môi cực mỏng đồng dạng nhất từ trước đến nay, giúp đạt hiệu năng mỗi ngăn cao hơn.

Bằng cách áp dụng các cải tiến quy trình mới, loại chip DDR3 20nm 4-gigabit mới của Samsung đã cải thiện năng suất sản xuất hơn 30% so với năng suất của loại DDR3 25nm trước đây, và hơn gấp đôi năng suất của loại DDR3 30nm. Cũng theo Samsung, các mô-đun DDR3 4-gigabit 20nm mới của hãng có thể tiết kiệm đến 25% mức điện năng mà các mô-đun tương đương được sản xuất theo công nghệ quy trình 25nm trước đây tiêu thụ.